[대만] 실리콘 기판 위에 직접적으로 성장된 InGaAs 금속 산화막 반도체 커패시터
 대만 연구진은 실리콘 위에 낮은 계면 트랩 농도(interface trap density)를 가진 인듐 갈륨 비화물(InGaAs) 금속 산화막 반도체 커패시터(metal-oxide-semiconductor capacitor, MOSCAP)를 제조하는데 성공했다. InGaAs는 고주파수 분야에 매우 유용하게 적용될 수 있는 높은 이동도를 가진 반도체이다.
낮은 트랩 농도를 가진 MOSCAP는 고성능 금속 산화막 전계 효과 트랜지스터를 제조하는데 중요하다. MOSCAP는 소스/드레인 접점이 없는 금속 산화막 전계 효과 트랜지스터이다. 유전체/반도체 계면에서 트랩 농도를 감소시키는 것은 금속 산화막 전계 효과 트랜지스터에서 우수한 정전기 제어를 하는데 매우 중요하다.
InGaAs 헤테로구조는 인듐 인화물(InP) 기판 위에서 성장되고 그 후에 웨이퍼 본딩 기술에 의해서 실리콘 기판으로 전사된다. National Chiao-Tung University와 TSMC(Taiwan Semiconductor Manufacturing Company)의 연구진은 금속-유기 화학 기상 증착에 의해서 300 mm의 (100) 실리콘 기판 위에 직접적으로 InGaAs 헤테로구조(그림 1)를 성장시킬 수 있는 새로운 방법을 개발했다.
GaAs의 최초의 버퍼 층은 실리콘, InP 버퍼 층, 격자 정합된 In0.53Ga0.47As ‘채널’ 간의 격자 불일치를 해소할 수 있도록 설계되었다. GaAs/InP는 840 nm의 두께를 가진다. 이번 연구진에 따르면, 이것은 Si 기판 위에 In0.53Ga0.47As 를 성장시켜서 만든 가장 얇은 버퍼 층이다.
샘플 분석으로 이런 전위(dislocation)가 GaAs 층 속에서 주로 포집된다는 것을 알 수 있었다. X-선 산란 측정으로 In0.53Ga0.47As 층 속의 전위가 2?3 * 109/cm2라는 것을 알 수 있었다. In0.53Ga0.47As 표면의 원자힘 현미경 측정으로 5μm * 5μm 위에 평균적으로 1.94 nm의 자승평균평방근 거칠기(root-mean square roughness)를 가졌다는 것을 알 수 있었다. 상온 홀 이동도 측정으로 InP 기판 위에서 성장된 InGaAs와 유사한 5000cm2/V-s를 초과하는 값을 가진다는 것을 알 수 있었다.
MOSCAP는 표면처리, 알루미늄 산화물 및 게이트 금속 증착, 옴 접촉(Ohmic contact) 형성에 의해서 제조되었다. 8 nm의 두꺼운 산화물은 300℃에서 원자층 증착을 사용해서 만들어졌고, 이 후에 질소 가스에서 10분 동안 어닐링을 수행하였다. 게이트 금속 층은 니켈과 금으로 구성되었다. 옴 접촉은 불화수소산을 가진 산화물을 에칭해서 InGaAs 표면을 드러내고, 금/게르마늄/니켈/금 금속 접촉을 증착하고 어닐링함으로써 제조되었다.
커패시턴스 vs 전압 측정(그림 2)에 따르면, 알루미늄 산화물 어닐링 프로세스는 500℃(1.45?1.62 * 1012/cm2-eV)에서 어닐링된 유사한 샘플과 비교했을 때 400°C(5.44?5.87 * 1011/cm2-eV)에서 더 적은 계면 포집을 가진다. 400°C 어닐링으로, 주파수 분산은 작고 우수한 히스테리시스 특성을 가진다.
이번 연구진은 Al2O3/InGaAs/Si MOSCAP의 성능이 격자 정합된 InP 위의 Al2O3/InGaAs와 유사하다는 결론을 내렸다. 이 연구결과는 MOCVD에 의해서 12인치의 Si 기판 위에 InGaAs 기반의 물질을 집적시키는 것이 고성능 저전력 논리 장치를 제조하는데 유용하다는 것을 보여주었다. 이 연구결과는 저널 Applied Physics Express에 “Low interface trap density Al2O3/In0.53Ga0.47As In0.53Ga0.47As MOS capacitor fabricated on MOCVD-grown InGaAs epitaxial layer on Si substrate”라는 제목으로 게재되었다.
그림 1. 투과전자 현미경 이미지. (a) InGaAs/Si 헤테로구조, (b) InGaAs 채널 영역.
그림 2. 실리콘 도핑된 InGaAs 층을 가진 샘플의 커패시턴스-전압 곡선(400 ℃에서 어닐링됨): (a) 8.0 * 1016/cm3, (b) 1.7 * 1017/cm3, (c) 6.2 * 1017/cm3.
[출처 : KISTI 미리안 『글로벌동향브리핑』/ 2014년 4월 25일]
[원문보기]
Growing InGaAs MOSCAPs directly on (100) silicon substrates
Researchers in Taiwan have produced indium gallium arsenide (InGaAs) metal-oxide-semiconductor capacitors (MOSCAPs) with low interface trap densities directly on silicon [Yueh-Chin Lin etal, Appl. Phys. Express, vol7, p041202, 2014]. InGaAs is a high-mobility semiconductor that should improve transistor characteristics for high-frequency applications.
MOSCAPs with low trap densities are an important step towards producing high-performance MOS field-effect transistors (MOSFETs). In effect, MOSCAPs are MOSFETs without source/drain contacts. Reducing the trap density at the dielectric/semiconductor interface is vital for good electrostatic control by the gate in MOSFETs.
Often, InGaAs heterostructures are grown first on indium phosphide (InP) substrates and then transferred to silicon by wafer bonding techniques. The team from National Chiao-Tung University and Taiwan Semiconductor Manufacturing Company (TSMC) grew their InGaAs heterostructure (Figure 1) on 300mm (100) silicon (Si) substrates directly by metal-organic chemical vapor deposition (MOCVD).
Figure 1: Transmission electron micrographs of InGaAs/Si heterostructure (a) and high-resolution close-up of InGaAs channel region (b).
The first buffer layer of strained GaAs was designed to metamorphically bridge the lattice mismatch between silicon and the InP buffer and lattice-matched In0.53Ga0.47As ‘channel’. The GaAs/InP metamorphic combination was 840nm thick: “the thinnest buffer for the growth of In0.53Ga0.47As on a Si substrate reported to date,” according to the researchers.
Analysis of the sample suggested that the dislocations were predominantly trapped in the GaAs layer. The dislocations in the In0.53Ga0.47As layer were estimated at 2−3x109/cm2, according to x-ray diffraction (XRD) measurements. Atomic force microscopy (AFM) of the In0.53Ga0.47As surface gave a root-mean square roughness of 1.94nm averaged over a 5μmx5μm field. This in the range given by previous In0.53Ga0.47As growth on Si with thicker GaAs/InP buffers.
Room-temperature Hall mobility measurements gave values in excess of 5000cm2/V-s, comparable to InGaAs grown on InP substrates.
The metal-oxide-semiconductor capacitors (MOSCAPs) were fabricated by surface treatment, aluminium oxide and gate metal deposition, and Ohmic contact formation. The 8nm-thick oxide was applied using atomic layer deposition (ALD) at 300°C, followed by a 10-minute anneal process in nitrogen gas. The gate metal layers consisted of nickel and gold. The Ohmic contact was constructed by etching the oxide with hydrofluoric acid, revealing the InGaAs surface, and then depositing and annealing gold/germanium/nickel/gold metal contacts.
Figure 2: Capacitance-voltage curves for samples with silicon-doped InGaAs layers with oxide annealed at 400°C: (a) 8.0x1016/cm3, (b) 1.7x1017/cm3, (c) 6.2x1017/cm3.
According to capacitance versus voltage measurements (Figure 2), the aluminium oxide anneal process gave fewer interface traps at 400°C (5.44−5.87x1011/cm2-eV), compared with a similar sample annealed at 500°C (1.45−1.62x1012/cm2-eV). With 400°C annealing, the frequency dispersion was small and the hysteresis “excellent” (Table 1).
Table 1: Parameters of InGaAs MOSCAPs with Al2O3 annealing at 400°C.
The researchers conclude the performance of their Al2O3/InGaAs/Si MOSCAPs was comparable to Al2O3/InGaAs on lattice-matched InP. “The results demonstrate the potential of integrating an InGaAs-based material on a 12-inch Si substrate by MOCVD for future high-performance low-power logic device applications and mainstream manufacturing.”
| 
즐겨찾기 추가 
시작페이지로 설정
